设计时间缩短10倍，PPA提升20%，AI终于要革新芯片设计了

本篇文章2562字，读完约6分钟

人工智能芯片支持人工智能改造许多行业，但芯片自动化设计工具eda自1993年以来已经放慢了创新的步伐。随着半导体制造技术的发展，芯片设计和eda工具面临越来越多的挑战。

好消息是，全球两大eda巨头synopsys和cadence相继发布了使用人工智能的设计工具，这可以将芯片的设计时间缩短10倍，并将芯片的ppa提高20%。

两大eda产品相继推出了人工智能

上周，synopsys宣布推出DSO.ai(设计空间优化人工智能)，这是第一个独立的芯片设计人工智能应用。这个人工智能推理引擎可以在芯片设计的大解空中搜索优化目标。

据三星设计平台开发部执行副总裁朴在宏(jaehong park)称，dso.ai可以完成最初花了一个多月的设计。

dso.ai做了什么？如今，芯片设计是一个巨大的解决方案，空包含许多可优化的方案，而解决方案空的规模是Go的数万亿倍。然而，在如此巨大的空中进行搜索是一项非常费力的任务，并且在现有经验和系统知识的指导下，仍然需要几周的实验时间。

此外，芯片设计过程通常会消耗并生成数万亿字节的高维数据，这些数据通常会在许多隔离的优化孤岛上进行区分和分段。为了创建最佳设计方案，开发人员必须获得大量的高速数据，并且在没有全面分析的情况下立即做出具有挑战性的决策，这通常会导致决策疲劳和过度的设计约束。

dso.ai引擎所做的是获取芯片设计工具产生的大数据流，并利用它来探索搜索空，观察设计随时间的演变，同时调整设计选择、技术参数和工作流程，从而引导探索过程达到多维优化的目标。

该引擎使用synopsys R&D团队发明的机器学期来执行大规模搜索任务，自动运行数千个探索矢量，并实时获得千兆字节的高速设计分析数据。

通过与学术界和工业界两年多的合作，dso.ai可以获得更优化的设计解决方案，加快芯片的上市时间，降低芯片设计和制造的总体成本。

周三，另一家eda巨头cadence也宣布推出新版本的cadence digital full process，该产品已通过数百个高级流程节点的成功验证，进一步优化了功耗、性能和面积，并广泛应用于汽车、移动、网络、高性能计算和人工智能(ai)等各个领域。

该流程的新版本采用了许多行业领先的技术，如支持机器学习(ml)功能的统一布局和路由以及物理优化引擎，可将吞吐量提高3倍，将ppa提高20%，帮助实现出色的设计。最大似然函数允许用户使用现有设计来训练节奏数字全过程优化技术，从而最小化传统布局和布线过程的设计余量。

联发科公司计算与人工智能技术部门总经理黄哲伦博士说:“通过innovus设计，我们可以快速完成cpu内核的自动训练，提高最大频率，将总负时序裕度降低80%。签名设计收敛的总周转时间可以缩短2倍。”

三星电子OEM设计平台开发执行副总裁Jaehong表示:“cadence digital全程模拟技术可以准确预测完整布局的ppa优化范围，实现rtl快速迭代，设计约束和布局布线，总功耗降低6%，设计周转时间加快3倍。同时，cadence独特的ml功能使我们能够在三星foundry的4nm euv节点上训练设计模型，实现5%的额外性能提升和5%的泄漏功耗降低。”

芯片设计终于迎来了变革

Eda(电子设计自动化)是指利用计算机辅助设计(cad)软件完成功能设计、综合、验证、物理设计(包括布局、布线、布局、设计规则检查等)的设计方法。)的超大规模集成电路芯片。

在eda出现之前，设计人员不得不手工完成集成电路的设计和布线，物理设计人员不得不处理每一个晶体管，甚至那些构成逻辑门的晶体管(如n and、nor和其他逻辑功能等)。)。然而，随着摩尔定律的发展，越来越大、越来越强的芯片被制造出来，设计者处理每一个晶体管越来越不现实。

因此，整个行业已经将注意力转向了抽象——也就是说，在更高的层次上进行设计，并将底层细节合并到库和cae(计算机辅助工程)工具中——这与软件行业的做法类似。

cae系统配有专用于集成电路设计的硬件和软件的计算机。当时，只有强大的半导体公司的团队能够使用计算机辅助设计(cad，计算机辅助设计)。这些团队中的设计师都很熟练，擅长复杂的逻辑和物理设计、库和流程开发、包装和其他专业方面。

专用集成电路(asics)的出现改变了这种情况。asic可以使设计者不需要知道ic的物理布局和处理技术，或者事实上，他们根本不需要知道任何非数字层面的东西，这样更多的人就可以追逐摩尔定律的浪潮。

设计自动化行业意识到了这一点， 并创造了一些半定制和定制的方法，因此系统设计人员可以设计硅片，而无需达到cad工程师的理解水平。当然，通过支持asic设计，cae工作站和eda系统迅速扩展，系统设计师比其他内部cad团队更加开放。

然而，摩尔定律继续发挥作用。即使eda支持asic设计，设计大规模电路仍然是一项艰巨的任务。同时，为了达到更高的生产力水平，需要抽象的思维水平。

此时，设计方法需要进一步改进。其中一个关键是，设计社区提出的新的抽象层次已经在cae的帮助下转化为生产力，CAE已经成为行业的标准。这被称为rtl(寄存器传输 级)抽象。因此，设计自动化公司意识到他们需要跟随rtl，努力提高设计师的生产力。synopsys为抽象前沿的发展做出了巨大贡献。

Rtl进一步扩展了芯片设计社区，正如系统设计工具扩展了asic设计社区一样。

但自1993年eda成熟以来，这一领域的创新开始放缓。不幸的是，芯片行业的挑战仍在迅速增加。即使随着更好的仿真和仿真技术以及知识产权市场的发展，随着soc成为2007年关注的焦点以及摩尔定律的放缓，eda也面临着更大的挑战。

因此，这一次，这两个eda巨头将人工智能引入到他们的产品中，这是eda行业进入成熟阶段以来少有的创新。然而，行业对新产品的接受和影响需要等到更多用户使用cadence和synopsys产品后才能得出结论。

雷(公开号:雷)指清华大学出版社出版的《电路与系统简史》一书

相关文章:

为什么海斯和寒武纪想更快地设计人工智能芯片，并且都“盯着”凯登丝？

Cadence发布了人工智能芯片tensilica dna 100，其性能提高了4.7倍，能耗提高了2.3倍